第2章

高速データ・インターフェースの ための並列メモリ設計法



─A-DコンバータのLVDSとDDRデータ・キャプチャの ためのFPGA内部メモリの設計



Minseok Kim

第1章ではFPGAを用いた高速データ・インターフェースの設計法について、リファレンス設計を用いて解説しました。本章では、A-DコンバータのLVDSインターフェースとDDRデータ・キャプチャのためのFPGA内部メモリの設計を中心に解説します。これを活用する事例として「オシロスコープとロジック・アナライザ」の機能設計を通して分かりやすく説明します。 (筆者)

1. FPGA を中心としたシステムの構成

今回設計するシステムは,低コストFPGA Cyclone II EP2C8-256(米国 Altera 社)を搭載し,2チャネル高速 A-D コンバータ AT84AD001B(米国 Atmel 社)を使った2チャネル・オシロスコープ機能と,FPGA のディジタル入力ポートを使って16 ビット(2 POD)ロジック・アナライザ機能を実現します.また,ARM7コアの1チップ・マイコン AT91SAM7XC(米国 Atmel 社)を用いることで,ユーザ・インターフェースと制御を行うようにします.

第1章で紹介した FPGA の高速データ・インターフェースを用いて取得したデータは、マイコンから SPI バスにより読み出され、マイコンはそのデータを USB や Ethernet 経由でパソコンに転送することになります(回路図は CD-ROM に収録). 今回のメモリ設計における特徴は、以下のようになります。

オシロスコープ性能: 2チャネル, 最大1G サンプル/sのリアルタイム・サンプリング(リアルタイムに観測する実時間サンプリング)

ロジック・アナライザ性能: 16 ビット(2 POD), 最大800 M サンプル/s の非同期サンプリング

FPGA 内部のメモリ構成: チャネル当たり 4,096 ワード (512 ワードのデュアル・ポート RAM を八つ並列で構成) 低コスト・ハードウェアの構成: 低コスト FPGA, 1 チップ・マイコンを使用

図1に,FPGAを中心とした周辺機器コントロールの仕組みを示します.FPGAは,A-Dコンバータからのアナログ・データとディジタル入力ポート(POD入力)からキャプチャされたディジタル・データのやり取りのほかにも,マイコンから周辺デバイスの制御をインターフェースする役割を果たします.

FPGA のメモリ設計における入力データと対応チャネルの関係は以下のようになります.

アナログ CH1: A-D コンバータの I-チャネルの 8 ビット チャネル 1

アナログ CH2: A-D コンバータの Q-チャネルの8 ビット チャネル2

ディジタル POD1:ディジタル入力の下位8ビット(8 チャネル) チャネル3

ディジタル POD2: ディジタル入力の上位8ビット(8 チャネル) チャネル4

上記のデータは,すべて8ビット・ワードになっているため,これから上記の順番で4チャネルとして扱うことになります.FPGAが内蔵するメモリの容量は165,888ビットであることから,チャネル当たり4,096サンプルが連続データとして保存できます.つまり,131,072(=4,096×4

KeyWord

LVDS , DDR , EP2C8 , AT84AD001B , AT91SAM7XC , JPNPSALVEM PP1PSALVEM PP1PSA




図1 FPGA を中心としたシステムのブロック・ダイアグラム

FPGA はA-D コンバータからのアナログ・データとディジタル入力ポート(POD 入力) からキャプチャされたディジタル・データのやり取りを行う.また,マイコンから周辺デバイスへのコントロールをインターフェースする.




図2 並列メモリ構成と設計で扱うチャ ネルの関係

キャプチャ・メモリは八つ並列で構成 されるため , その長さは512 ワードとなる .

チャネル×8ビット)ビットを使用します.**図**2のようにキャプチャ・メモリは八つ並列で構成されるため,その長さは512ワードになります.

2. FPGAの内部メモリを用いた機能設計

第1章で紹介した方法を基礎に,高速データ・インターフェース設計に加えて,測定システムとして必要な機能を

実装すれば、「オシロスコープ/ロジック・アナライザ」が 実現できます、ここでは、実際にオシロスコープとロジック・アナライザの動作に必要な機能を簡単に設計すること で、高速データ・インターフェースの理解を深めるととも に、測定システムの仕組みについても理解し、低コスト FPGA でできることを体験してみます。




図3 データ書き込みの間引きによるレート可変化(チャネル)のみ)

サンプリング・レートが固定された場合,データのメモリ書き込みを必要とする周波数に合わせて間引く.八つのタイミングのデータを八つのメモリを用いて並列に書き込む構造であるため,メモリ実装が複雑になる.

● A-D コンバータのメモリ書き込みレートを可変にする

オシロスコープ用として使用する高速 A-D コンバータは , 高い周波数(今回は 1GHz)のサンプリング・クロックを必要とします . これは , 一般に VCO(voltage controlled oscillator ; 電圧制御発振器)と PLL(phase-locked loop ; 位相同期ループ)からなる外部のサンプリング・クロック生成回路より必要な周波数を作ります .

この場合,VCOの発振周波数はハードウェア的に固定してしまい,低周波数で長時間のデータを取得する場合は対応できなくなります.

オシロスコープとして使う場合,限られたメモリ資源をうまく使うために,書き込みレートの制御が必要になります。FPGAでサンプリング・クロックを管理できるなら,FPGAの内蔵PLLとクロック分周回路を使えば,問題はありません。高速A-Dコンバータの場合は,サンプリング・クロック周波数そのものを変えることはできないので,やや困ります。しかし,サンプリング・レート(物理的なVCO発振周波数)を固定のままにし,データのメモリ書き込みを必要とする周波数に合わせて間引くことで実現できそうです。

第1章の**図**9で示したように,八つのタイミングのデータを八つのメモリを用いて並列に書き込む構造になっているので,それを実現することは簡単ではなさそうです.

ここで、今回の設計条件に合わせた実装例を紹介します. 図3にその動作イメージを示します.フル・レートの場合、 それぞれのメモリに対して並列に書き込みを行います.書 き込みレートを1/2,1/4,1/8以下に変更したい場合は、 メモリ書き込み回路のデータ・パスの切り替え選択によっ て書き込みレートを制御し、むだなくメモリを利用するこ とができます.

図4にいちばん簡単な例であるハーフ・レート(1/2)の場合の回路構成を示します.実装する回路はフル,1/2,1/4,1/8以下の4通りであり,1/8以下の場合は時間的に間引いて書き込みを行うことにします.回路は主に以下のような構成になります.

メモリ書き込み部

- ●ライト・アドレスによるライト・イネーブル制御
- ライト・データのマルチプレクサ メモリ読み出し部
- リード・アドレスによるリード・メモリ・セレクタ
- ●バースト・フレーム転送用のマルチプレクサ(CPUからの読み出しをバースト的に行う場合)

このような回路を実装することで,状況に応じて適切なサンプリング・レートの切り替えができるようになります. リスト1に,このVHDL記述を示します.ここでは,フル・レートを"1GHz"とし,対応できる周波数は"500MHz",




図4 A-D コンパータのメモリ書き込み/メモリ読み出し回路の多 重化(1/2 モード)

すべてのメモリを100%使用しレートを可変にするには,書き込み部/読み出し部のデータ・パスの制御,アドレスの制御回路が必要.

リスト1 A-D コンパータ用の並列メモリ設計のVHDL 記述(top.vhd モジュールから抜粋)

第1章のリスト1の回路をコンポーネントとして用いた並列メモリ操作回路.マルチプレクサの実装から書き込みレートを可変にすることができる(フル,1/2,1/4,1/8,1/8以下).

```
(中略)
 - Iチャネル(CH1)用のLVDS SerDes (第1章,リスト 1)
                                                                  -- QチャネルAポート用 DPRAM
   lvds_serdes_I_inst : lvds_serdes PORT MAP (
                                                                   altera_ram_loop_A_Q : altera_ram2p_8 PORT MAP (
               inclock
                                => clkp(2),
                                                                              -
data
                                                                                        => ADC DIN AQ d(i+1),
               ADC DIN
                                 => ADCI_rx_data,
                                                                                        => DPRAMCtrlADReg(1) AND
                                                                              wren
               Outclock
                                 => ADCI_rx_outclock,
                                                                                                 ad_ram_Q_wena(2*i+1),
              locked
                                 => ADCI_rx_locked,
                                                                              wraddress=> ad_wraddress_Q(8 downto 0),
               ADC_DOUT_A
                                 => ADC_DIN_AI ,
                                                                              rdaddress=> ad_rdaddress(8 downto 0),
              ADC DOUT B
                                 => ADC DIN BI
                                                                              rden
                                                                                        => '1'.
                                                                              wrclock
                                                                                        => ADCI_rx_outclock,
                                                                              rdclock
                                                                                        => rclk.
-- Oチャネル(CH2)用のLVDS SerDes (第1章,リスト 1)
                                                                                       => DPRAMCtrlADReg(2).
                                                                              rd aclr
   lvds_serdes_Q_inst : lvds_serdes PORT MAP (
                                                                                        => dpram_out_ad_q(2*i+1)
                                                                              q
               inclock
                                 => clkp(2),
                                                                    );
              ADC DIN
                                 => ADCQ rx data,
                                                                  -- QチャネルBポート用 DPRAM
               Outclock
                                 => ADCQ_rx_outclock,
               Locked
                                 => ADCQ rx locked,
                                                                  altera_ram_loop_B_Q : altera_ram2p_8 PORT MAP (
               ADC DOUT A
                                 => ADC DIN AO .
                                                                              data
                                                                                        => ADC_DIN_BQ_d(i+1),
               ADC DOUT B
                                                                                        => DPRAMCtrlADReg(1) AND
                                 => ADC DIN BO
                                                                                                 ad_ram_Q_wena(2*i+2),
                                                                              wraddress=> ad wraddress Q(8 downto 0),
-- Altera Megafunction デュアル・ポート RAM を用いた
                                                                              rdaddress=> ad_rdaddress(8 downto 0),
                                     インスタント記述ループ
                                                                              rden
                                                                                        => '1',
  8 ビット,512 ワード
                                                                              wrclock
                                                                                        => ADCI_rx_outclock,
dpram_loop3: FOR i IN 0 TO 3 GENERATE
                                                                              rdclock
                                                                                        => rclk.
   -- IチャネルAポート用 DPRAM
                                                                              rd_aclr
                                                                                        => DPRAMCtrlADReg(2),
   => dpram_out_ad_q(2*i+2)
                                                                    );
                         => DPRAMCtrlaDReg(1) AND
               wren
                                  ad_ram_I_wena(2*i+1),
                                                                  END GENERATE:
               wraddress=> ad_wraddress_I(8 downto 0),
              rdaddress=> ad rdaddress(8 downto 0),
                                                                    - 書き込みデータ・パスのマルチプレクサ回路
              rden
                                                               (サンプリング周波数設定により選択される)
                         => '1',
                        => ADCI_rx_outclock,
               wrclock
               rdclock
                        => rclk,
                                                                   PROCESS (baseclock, SampleFreqReg) IS
                        => DPRAMCtrlADReg(2),
                                                                     BEGIN
              rd aclr
                         => dpram_out_ad_i(2*i+1)
                                                                       CASE SampleFreqReg IS
                                                                         WHEN "0000" =>
                                                                           FOR i IN 0 to 3 LOOP
   -- IチャネルBポート用DPRAM
                                                                             ADC_DIN_AI_d(i+1) <= ADC_DIN_AI(i+1);
   altera_ram_loop_B_I : altera_ram2p_8 PORT MAP (
                                                                             ADC_DIN_BI_d(i+1) <= ADC_DIN_BI(i+1);
                         => ADC_DIN_BI_d(i+1),
               data
                         => DPRAMCtrlADReg(1) AND
                                                                             \label{eq:adc_din} \texttt{ADC\_DIN\_AQ\_d(i+1)} \  \, <= \  \, \texttt{ADC\_DIN\_AQ(i+1)} \; ;
               wren
                                  ad_ram_I_wena(2*i+2),
                                                                             \label{eq:adc_din} \texttt{ADC\_DIN\_BQ\_d(i+1)} \  \, <= \  \, \texttt{ADC\_DIN\_BQ(i+1)} \; ;
               wraddress=> ad_wraddress_I(8 downto 0),
                                                                           END LOOP:
               rdaddress=> ad_rdaddress(8 downto 0),
                                                                         WHEN "0001" =>
               rden
                        => '1'.
               wrclock
                         => ADCI_rx_outclock,
                                                                           FOR i IN 0 to 3 LOOP
                                                                             ADC_DIN_AI_d(i+1) <= ADC_DIN_AI(i+1);
              rdclock
                         => rclk.
                         => DPRAMCtrlADReg(2).
                                                                             ADC_DIN_BI_d(i+1) <= ADC_DIN_AI(i+1);
               rd aclr
                         => dpram out ad i(2*i+2)
              q
                                                                             ADC DIN AQ d(i+1) \leftarrow ADC DIN AQ(i+1);
     );
```

リスト1 A-D コンパータ用の並列メモリ設計のVHDL 記述(top.vhd モジュールから抜粋)(つづき)

```
ADC DIN BQ d(i+1) <= ADC DIN AQ(i+1);
                                                                                 END LOOP
         END LOOP:
                                                                               ELSIF ad rdaddress(10 downto 9) = "10" THEN
      WHEN "0010" =>
                                                                                 FOR j IN 0 to 1 LOOP
        FOR i IN 0 to 1 LOOP
                                                                               dpram_out_ad(j+1) <= dpram_out_ad_q(4*j+3)</pre>
           ADC_DIN_AI_d(i+1) <= ADC_DIN_AI(1);
ADC_DIN_BI_d(i+1) <= ADC_DIN_AI(1);
                                                                                                      & dpram_out_ad_i(4*j+3);
                                                                               dpram_out_ad(j+3) <= dpram_out_ad_q(4*j+3)</pre>
           ADC_DIN_AI_d(i+3) <= ADC_DIN_AI(3);
                                                                                                      & dpram out ad i(4*j+3);
           ADC_DIN_BI_d(i+3) <= ADC_DIN_AI(3);
                                                                              dpram_out_ad(j+5) <= dpram_out_ad_q(4*j+3)</pre>
                                                                                                      & dpram_out_ad_i(4*j+3);
           ADC DIN AQ d(i+1) \le ADC DIN AQ(1);
                                                                               dpram out ad(j+7) <= dpram out ad q(4*j+3)
           ADC_DIN_BQ_d(i+1) <= ADC_DIN_AQ(1);
                                                                                                      & dpram_out_ad_i(4*j+3);
           ADC DIN AO d(i+3) <= ADC DIN AO(3);
                                                                                 END LOOP:
           ADC_DIN_BQ_d(i+3) \le ADC_DIN_AQ(3);
         END LOOP:
                                                                               ELSIF ad_rdaddress(10 downto 9) = "11" THEN
                                                                                 FOR j IN 0 to 1 LOOP
      WHEN OTHERS =>
                                                                               dpram_out_ad(j+1) <= dpram_out_ad_q(4*j+4)</pre>
         FOR i IN 0 to 3 LOOP
                                                                                                      & dpram out ad i(4*j+4);
           ADC_DIN_AI_d(i+1) <= ADC_DIN_AI(1);
                                                                               dpram_out_ad(j+3) \le dpram_out_ad_q(4*j+4)
           ADC_DIN_BI_d(i+1) \le ADC_DIN_AI(1);
                                                                                                      & dpram_out_ad_i(4*j+4);
                                                                               dpram out ad(j+5) <= dpram out ad q(4*j+4)
           \label{eq:adc_din} \texttt{ADC\_DIN\_AQ\_d(i+1)} \  \, <= \  \, \texttt{ADC\_DIN\_AQ(1)} \; ;
                                                                                                      & dpram_out_ad_i(4*j+4);
           ADC DIN BQ d(i+1) \leftarrow ADC DIN AQ(1);
                                                                               dpram_out_ad(j+7) \le dpram_out_ad_q(4*j+4)
         END LOOP:
                                                                                                      & dpram_out_ad_i(4*j+4);
                                                                                 END LOOP .
    END CASE:
  END PROCESS:
                                                                              END TF.
-- 読み出しデータ・セレクト・マルチプレクサ
                                                                            WHEN OTHERS =>
-- (サンプリング周波数設定とリード・アドレスにより選択される)
                                                                                     ad rdaddress(11 downto 9) = "000" THEN
                                                                                 FOR j IN 1 to 8 LOOP
PROCESS (baseclock, SampleFreqReq) IS
                                                                                   dpram_out_ad(j) <= dpram_out_ad_q(1) &</pre>
  BEGIN
                                                                                                            dpram_out_ad_i(1);
    CASE SampleFreqReg IS
      WHEN "0000" =>
           FOR j IN 0 to 7 LOOP
                                                                                     ad rdaddress(11 downto 9) = "001" THEN
             dpram_out_ad(j+1) <= dpram_out_ad_q(j+1)</pre>
                                                                                 FOR i IN 1 to 8 LOOP
                                  & dpram_out_ad_i(j+1);
                                                                                   dpram_out_ad(j) <= dpram_out_ad_q(2) &</pre>
           END LOOP;
                                                                                                            dpram out ad i(2);
                                                                                 END LOOP:
      WHEN "0001" =>
      IF ad rdaddress(9) = '1'THEN
                                                                            RISTE
                                                                                     ad_rdaddress(11 downto 9) = "010" THEN
           FOR j IN 0 to 3 LOOP
                                                                                 FOR j IN 1 to 8 LOOP
                                                                                   dpram_out_ad(j) <= dpram_out_ad_q(3) &</pre>
         dpram_out_ad(j+1) <= dpram_out_ad_q(2*j+2)</pre>
                               & dpram out ad i(2*j+2);
                                                                                                            dpram_out_ad_i(3);
         dpram_out_ad(j+5) <= dpram_out_ad_q(2*j+2)</pre>
                                                                                 END LOOP:
                               & dpram_out_ad_i(2*j+2);
                                                                                     ad rdaddress(11 downto 9) = "011" THEN
           END LOOP:
                                                                                 FOR j IN 1 to 8 LOOP
        RLSE
                                                                                  dpram_out_ad(j) <= dpram_out_ad_q(4) &</pre>
           FOR j IN 0 to 3 LOOP
                                                                                                            dpram out ad i(4);
         dpram out ad(j+1) \le dpram out ad q(2*j+1)
                                                                                 END LOOP;
                               & dpram_out_ad_i(2*j+1);
         dpram_out_ad(j+5) <= dpram_out_ad_q(2*j+1)</pre>
                                                                                      ad_rdaddress(11 downto 9) = "100" THEN
                               & dpram_out_ad_i(2*j+1);
                                                                                 FOR j IN 1 to 8 LOOP
           END LOOP;
                                                                                  dpram_out_ad(j) <= dpram_out_ad_q(5) &</pre>
        END IF;
                                                                                                            dpram out ad i(5);
                                                                                 END LOOP:
       WHEN "0010" =>
           TF
                ad_rdaddress(10 downto 9) = "00" THEN
                                                                            ELSIF
                                                                                     ad_rdaddress(11 downto 9) = "101" THEN
           FOR j IN 0 to 1 LOOP
                                                                                 FOR j IN 1 to 8 LOOP
         dpram_out_ad(j+1) \le dpram_out_ad_q(4*j+1)
                                                                                   dpram_out_ad(j) <= dpram_out_ad_q(6) &</pre>
                                & dpram out ad i(4*j+1);
                                                                                                            dpram_out_ad_i(6);
         \label{eq:dpram_out_ad_q(4*j+1)} $$\operatorname{dpram\_out\_ad\_q(4*j+1)}$$
                                                                                 END LOOP:
                                & dpram_out_ad_i(4*j+1);
                                                                                     ad_rdaddress(11 downto 9) = "110" THEN
         dpram_out_ad(j+5) <= dpram_out_ad_q(4*j+1)</pre>
                                                                            ELSIF
                               & dpram out ad i(4*j+1);
                                                                                 FOR j IN 1 to 8 LOOP
         dpram_out_ad(j+7) <= dpram_out_ad_q(4*j+1)</pre>
                                                                                  dpram_out_ad(j) <= dpram_out_ad_q(7) &</pre>
                               & dpram_out_ad_i(4*j+1);
                                                                                                            dpram_out_ad_i(7);
           END LOOP:
                                                                                 END LOOP:
         ELSIF ad_rdaddress(10 downto 9) = "01" THEN
                                                                                     ad_rdaddress(11 downto 9) = "111" THEN
                                                                                 FOR j \bar{IN} 1 to 8 LOOP
           FOR j IN 0 to 1 LOOP
                                                                                  dpram_out_ad(j) <= dpram_out_ad_q(8) &</pre>
         dpram_out_ad(j+1) <= dpram_out_ad_q(4*j+2)</pre>
                                & dpram out ad i(4*j+2);
                                                                                                            dpram_out_ad_i(8);
         dpram_out_ad(j+3) \le dpram_out_ad_q(4*j+2)
                                                                                 END LOOP
                                & dpram_out_ad_i(4*j+2);
                                                                               END IF;
         dpram_out_ad(j+5) <= dpram_out_ad_q(4*j+2)</pre>
                                & dpram_out_ad_i(4*j+2);
                                                                          END CASE:
         dpram_out_ad(j+7) <= dpram_out_ad_q(4*j+2)</pre>
                                                                        END PROCESS:
                                & dpram out ad i(4*j+2);
```

リスト1 A-D コンパータ用の並列メモリ設計のVHDL 記述(top.vhd モジュールから抜粋)(つづき)

```
-- 書き込みイネーブル用マルチプレクサ (サンプリング周波数設定により選択される)
-- チャネルェ
   PROCESS (ADCI rx_outclock, SampleFreqReg) IS
     CASE SampleFreqReq IS
       WHEN "0000" =>
            FOR j IN 0 to 7 LOOP
             ad_ram_I_wena(j+1) <= '1';
            END LOOP;
       WHEN "0001" =>
            FOR j IN 0 to 3 LOOP
              ad ram I wena(2*j+1) <= NOT ad wraddress I(9);
              ad_ram_I_wena(2*j+2) <=
                                         ad_wraddress_I(9);
            END LOOP:
       WHEN "0010" =>
            FOR j IN 0 to 1 LOOP
              ad ram I wena(4*j+1) <= bool2bit(ad wraddress I(10 downto 9) = "00");
              ad_ram_I_wena(4*j+2) <= bool2bit(ad_wraddress_I(10 downto 9) = "01");</pre>
              ad ram I wena(4*j+3) <= bool2bit(ad wraddress I(10 downto 9) = "10");
              ad_ram_I_wena(4*j+4) <= bool2bit(ad_wraddress_I(10 downto 9) = "11");</pre>
            END LOOP:
        WHEN "0011" =>
              ad ram I wena(1) <= bool2bit(ad wraddress I(11 downto 9) = "000");
              ad_ram_I_wena(2) <= bool2bit(ad_wraddress_I(11 downto 9) = "001");</pre>
              ad_ram_I_wena(3) <= bool2bit(ad_wraddress_I(11 downto 9) = "010");</pre>
              ad_ram_I_wena(4) <= bool2bit(ad_wraddress_I(11 downto 9) = "011");</pre>
              ad_ram_I_wena(5) <= bool2bit(ad_wraddress_I(11 downto 9) = "100");</pre>
              ad_ram_I_wena(6) <= bool2bit(ad_wraddress_I(11 downto 9) = "101");</pre>
              ad_ram_I_wena(7) <= bool2bit(ad_wraddress_I(11 downto 9) = "110");</pre>
              ad_ram_I_wena(8) <= bool2bit(ad_wraddress_I(11 downto 9) = "111");</pre>
       WHEN OTHERS =>
              ad_ram_I_wena(1) <= bool2bit(ad_wraddress_I(11 downto 9) = "000") AND deciflag_ADI;</pre>
              ad_ram_I_wena(2) <= bool2bit(ad_wraddress_I(11 downto 9) = "001") AND deciflag_ADI;
              ad_ram_I_wena(3) <= bool2bit(ad_wraddress_I(11 downto 9) = "010") AND deciflag ADI;
              ad_ram_I_wena(4) <= bool2bit(ad_wraddress_I(11 downto 9) = "011") AND deciflag_ADI;
              ad_ram_I_wena(5) <= bool2bit(ad_wraddress_I(11 downto 9) = "100") AND deciflag ADI;
              ad ram I wena(6) <= bool2bit(ad wraddress I(11 downto 9) = "101") AND deciflag ADI; ad ram I wena(7) <= bool2bit(ad wraddress I(11 downto 9) = "110") AND deciflag ADI;
              ad_ram_I_wena(8) <= bool2bit(ad_wraddress_I(11 downto 9) = "111") AND deciflag_ADI;
       END CASE:
-- 書き込みイネーブル用マルチプレクサ (サンプリング周波数設定により選択される)
-- チャネルQ
   PROCESS (ADCQ_rx_outclock, SampleFreqReg) IS
     BEGIN
     CASE SampleFreqReq IS
       WHEN "0000" =
            FOR j IN 0 to 7 LOOP
             ad_ram_Q_wena(j+1) <= '1';
            END LOOP:
       WHEN "0001" =>
            FOR j IN 0 to 3 LOOP
              ad ram Q wena(2*j+1) <= NOT ad wraddress Q(9);
              ad_ram_Q_wena(2*j+2) <= ad_wraddress_Q(9);</pre>
            END LOOP;
        WHEN "0010" =>
            FOR j IN 0 to 1 LOOP
              ad_ram_Q_wena(4*j+1) <= bool2bit(ad_wraddress_Q(10 downto 9) = "00");</pre>
              ad_ram_Q_wena(4*j+2) <= bool2bit(ad_wraddress_Q(10 downto 9) = "01");</pre>
              ad_ram_Q_wena(4*j+3) <= bool2bit(ad_wraddress_Q(10 downto 9) = "10");</pre>
              ad_ram_Q_wena(4*j+4) <= bool2bit(ad_wraddress_Q(10 downto 9) = "11");</pre>
            END LOOP:
       WHEN "0011" =>
              ad_ram_Q_wena(1) <= bool2bit(ad_wraddress_Q(11 downto 9) = "000");</pre>
              ad_ram_Q_wena(2) <= bool2bit(ad_wraddress_Q(11 downto 9) = "001");</pre>
              ad_ram_Q_wena(3) <= bool2bit(ad_wraddress_Q(11 downto 9) = "010");</pre>
              ad_ram_Q_wena(4) <= bool2bit(ad_wraddress_Q(11 downto 9) = "011");</pre>
              ad_ram_Q_wena(5) <= bool2bit(ad_wraddress_Q(11 downto 9) = "100");</pre>
              ad_ram_Q_wena(6) <= bool2bit(ad_wraddress_Q(11 downto 9) = "101");</pre>
              ad ram Q wena(7) <= bool2bit(ad wraddress Q(11 downto 9) = "110");
              ad_ram_Q_wena(8) <= bool2bit(ad_wraddress_Q(11 downto 9) = "111");</pre>
              ad_ram_Q_wena(1) <= bool2bit(ad_wraddress_Q(11 downto 9) = "000") AND deciflag_ADQ;</pre>
```

リスト1 A-D コンパータ用の並列メモリ設計のVHDL 記述(top.vhd モジュールから抜粋)(つづき)

```
ad ram O wena(2) <=
                                                                -- レート 1 / 8 以下の場合,飛び飛び書き込みを行うための
bool2bit(ad_wraddress_Q(11 downto 9) = "001") AND
deciflag_ADQ;
                                                                     ライト・イネーブル信号
             ad_ram_Q_wena(3) <=
bool2bit(ad_wraddress_Q(11 downto 9) = "010") AND
                                                                    PROCESS (ADCI_rx_outclock) IS
deciflag ADQ;
                                                                      BEGIN
             ad ram O wena(4) <=
                                                                        IF ADCI rx outclock'event and ADCI rx outclock =
bool2bit(ad wraddress Q(11 downto 9) = "011") AND
                                                                                                                 '0' THEN
                                                                          IF frequount ADI = freqdivider THEN
deciflag ADQ;
                                                                            freqcount ADI <= (OTHERS=> '0');
             ad ram O wena(5) <=
bool2bit(ad wraddress Q(11 downto 9) = "100") AND
                                                                            deciflag ADI <= '1';
deciflag ADO:
              ad ram Q wena(6) <= bool2bit(ad wraddress Q
                                                                            freqcount ADI <= freqcount ADI + 1;
                 (11 downto 9) = "101") AND deciflag ADQ;
                                                                            deciflag_ADI <= '0';</pre>
              ad_ram_Q_wena(7) <= bool2bit(ad_wraddress Q
                                                                          END IF:
                 (11 downto 9) = "110") AND deciflag ADQ;
                                                                        END IF;
              ad_ram_Q_wena(8) <= bool2bit(ad_wraddress Q
                                                                      END PROCESS;
                 (11 downto 9) = "111") AND deciflag ADQ;
       END CASE .
                                                                    PROCESS (ADCQ_rx_outclock) IS
    END PROCESS:
                                                                      BEGIN
                                                                        IF ADCQ_rx_outclock'event and ADCQ_rx_outclock =
  周波数分周に使うマルチプレクサ
                                                                                                                 O' THEN
                                                                          IF frequount ADQ = freqdivider THEN
    freadivider
  1/8以下の場合
                                                                            freqcount_ADQ <= (OTHERS=> '0');
deciflag_ADQ <= '1';</pre>
     Conv_std_logic_vector( 1,11) WHEN SampleFreqReg =
                                   "0100" ELSE --
                                                  62.5M
                                                                          ELSE
     Conv std_logic_vector( 3,11) WHEN SampleFreqReg =
                                                                            freqcount ADQ <= freqcount ADQ + 1;
                                                                            deciflag_ADQ <= '0';</pre>
                                  "0101" ELSE -- 31.25M
     Conv_std_logic_vector( 4,11) WHEN SampleFreqReg =
                                                                          END IF:
                                     "0110" ELSE --
                                                     25M
                                                                        END IF:
     Conv_std_logic_vector( 9,11) WHEN SampleFreqReg =
                                                                      END PROCESS:
                                   '0111" ELSE --
     Conv_std_logic_vector( 19,11) WHEN SampleFreqReg =
                                                                 -- サンプル数の設定(サンプリング周波数設定により選択される)
                                   '1000" ELSE --
     Conv std_logic_vector( 24,11) WHEN SampleFreqReg =
                                                                    PROCESS (baseclock, SampleFreqReq) IS
                                      "1001" ELSE
                                                                      BEGIN
     Conv_std_logic_vector( 49,11) WHEN SampleFreqReg =
                                                                       CASE SampleFreqReq IS
                                    "1010" ELSE -- 2.5M
                                                                         WHEN "0000" =>
                                                                                         SampleNoReg <= "0000111111111";
                                                                                                  -- フル・レートの場合に511
     Conv_std_logic_vector( 99,11) WHEN SampleFreqReg =
                                   "1011" ELSE -- 1.25M
                                                                         WHEN "0001" => SampleNoReg <= "0001111111111";
                                                                                                -- ハーフ・レートの場合に1023
     Conv_std_logic_vector(124,11) WHEN SampleFreqReg =
                                      "1100" ELSE -- 1M
                                                                         WHEN "0010" =>
                                                                                        SampleNoReg <= "001111111111";
     Conv std logic vector(249,11)
                                   WHEN SampleFreqReg =
                                                                                                  -- 1/4レートの場合に2047
                                    "1101" ELSE -- 0.5M
                                                                          WHEN OTHERS => SampleNoReg <= "011111111111";
                                                                                             -- 1/8以下のレートの場合に4095
     Conv_std_logic_vector(499,11) WHEN SampleFreqReg =
                                   "1110" ELSE -- 0.25M
                                                                                 END CASE:
     Conv std logic vector(999,11) WHEN SampleFreqReg =
                                                                      END PROCESS:
                                  "1111" ELSE -- 0.125M
                                                                (中略)
     Conv std logic vector( 0,11);
```

- " 250MHz "," 125MHz "," 62.5MHz "," 31.25MHz ",
- " 25MHz "," 12.5MHz "," 6.25MHz "," 5MHz "," 2.5MHz ",
- " 1.25MHz "," 1MHz "," 0.5MHz "," 0.25MHz "," 0.125MHz " になります .

● DDR ディジタル・キャプチャのメモリ設計

A-D コンバータのサンプリング・クロックはハードウェア的に固定されているため,データを間引くことでメモリ書き込みレートを制御しました.しかし,ベースになるクロック周波数を直接制御できる場合は,そのクロック周波数を変えるだけなので,回路が簡単で済みます.ロジック・アナライザ用に使うには,データのキャプチャ・レートを可変に設計する必要があります.

今回は、図5のようにキャプチャ・クロックの生成回路




図5 クロック分周回路とグロバール・クロック・アサイン

PLLを用いて400MHzのフル・レート・クロックを生成する、分周回路からは1/4以下のクロックを生成することになり、フル・レートやハーフ・レートとともに選択可能なキャプチャ・クロック(POD_clk)として用意する、その選択回路でLPM_MUXを用いれば、出力のキャプチャ・クロック(POD_clk)はFPGA内部のグローバル・クロック・ネットワークに割り当てられる、

リスト2 クロック分周回路のVHDL 記述(clockdiv.vhd)

カウンタを400MHz で動作させることは厳しいため、FF(Flip-flop)を用いて生成されたハーフ・レート・クロックを使う、分周回路から生成される1/4以下のクロックを、フル・レートやハーフ・レートとともに選択可能なキャプチャ・クロック(POD_clk)として用意する、その選択は米国 Altera 社提供のLPM_MUX を用いる、

```
*******
                                                                                                      "0001" ELSE -- 200M
        clockdiv.vhd
                                                                     Conv_std_logic_vector( 0,11) WHEN SampleFreqPOD =
                                                                                                      "0010" ELSE -- 100M
        by Minseok Kim
**********
                                                                     Conv std logic vector( 1,11)
                                                                                                     WHEN SampleFreqPOD =
                                                                                                      "0011" ELSE -- 50M
LIBRARY IEEE:
                                                                     Conv std logic vector( 3,11) WHEN SampleFreqPOD =
USE IEEE.std_logic_1164.all;
                                                                                                      "0100" ELSE -- 25M
                                                                                              7,11) WHEN SampleFreqPOD = "0101" ELSE -- 12.5M
USE IEEE.std_logic_arith.ALL;
                                                                     Conv std logic vector(
USE IEEE.std_logic_UNSIGNED.all;
USE work.util_package.ALL;
                                                                     Conv_std_logic_vector( 9,11) WHEN SampleFreqPOD =
                                                                                                      "0110" ELSE -- 10M
ENTITY clockdiv IS
                                                                     Conv_std_logic_vector( 19,11)
                                                                                                     WHEN SampleFreqPOD =
                                                                                                       "0111" ELSE -- 5M
 PORT (
                                                                     Conv_std_logic_vector( 39,11) WHEN SampleFreqPOD =
    inclock
                 :IN std logic:
   SampleFreqPOD :IN std_logic_vector(3 downto 0);
                                                                                                     "1000" ELSE -- 2.5M
                                                                     Conv std logic vector( 49,11) WHEN SampleFreqPOD =
                                                                                                       "1001" ELSE -- 2M
                 :OUT std_logic; -- for capture
    outclock
    sysclock
                 :OUT std_logic; -- for system (80MHz)
                                                                     Conv_std_logic_vector( 99,11) WHEN SampleFreqPOD =
    locked
                 :OUT std logic
                                                                                                       "1010" ELSE -- 1M
                                                                     Conv_std_logic_vector( 199,11) WHEN SampleFreqPOD =
END ENTITY clockdiv;
                                                                                                     "1011" ELSE -- 0.5M
                                                                     Conv_std_logic_vector( 249,11) WHEN SampleFreqPOD =
ARCHITECTURE rtl OF clockdiv IS
                                                                                                     "1100" ELSE -- 0.4M
                                                                     Conv std logic vector( 499,11) WHEN SampleFreqPOD =
  COMPONENT altera_pll
                                                                                                     "1101" ELSE -- 0.2M
     PORT
                                                                     Conv std logic vector( 999,11) WHEN SampleFreqPOD =
                                                                                                     "1110" ELSE -- 0.1M
                                                                     Conv_std_logic_vector(1999,11) WHEN SampleFreqPOD =
              inclk0 : IN STD_LOGIC := '0';
              pllena : IN STD_LOGIC := '1'; areset : IN STD_LOGIC := '0';
                                                                                                   "1111" ELSE -- 0.05M
                                                                     Conv_std_logic_vector( 0,11); -- 100M
                  : OUT STD_LOGIC ;
               CO.
                     : OUT STD LOGIC :
              c1
                                                                    PROCESS (pll_c0) IS
                     : OUT STD LOGIC :
               c2
              locked : OUT STD LOGIC
                                                                      BEGIN
                                                                        IF pll c0'event and pll c0 = '1' THEN
                                                                          pll_c0_half <= NOT pll_c0_half;
  END COMPONENT:
  COMPONENT alt_mux
                                                                      END PROCESS:
     PORT
                                                                    PROCESS (pll_c0_half) IS
     (
               clock : IN STD_LOGIC ;
                                                                      BEGIN
              data0 : IN STD LOGIC ;
                                                                        IF pll c0 half'event and pll c0 half = '1' THEN
              data1 : IN STD_LOGIC ;
                                                                          IF freqcountPOD >= freqdividerPOD THEN
               data2 : IN STD LOGIC ;
                                                                            freqcountPOD <= (OTHERS=> '0');
              data3 : IN STD_LOGIC ;
                                                                            dbase_clk_POD <= NOT dbase_clk_POD;
                     : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
               sel
                                                                          ELSE
              result : OUT STD LOGIC
                                                                            fregcountPOD <= fregcountPOD + 1;
                                                                          END IF:
  END COMPONENT:
                                                                        END IF:
                                                                      END PROCESS:
  SIGNAL pll_c0, pll_c1, pll_c2 : std_logic;
  SIGNAL pll c0 half
                                            : std logic;
                                                                    PROCESS (SampleFreqPOD) IS
  SIGNAL dbase_clk POD
                                            : std_logic;
                                                                      BEGIN
  SIGNAL freqdividerPOD, freqcountPOD
                                                                        CASE SampleFreqPOD IS
                                                                            WHEN "0000" => SampleFreqPOD_sig <= "00";
WHEN "00001" => SampleFreqPOD_sig <= "01";
                          std_logic_vector(10 downto 0) ;
  SIGNAL SampleFreqPOD_sig
                          std_logic_vector( 1 downto 0) ;
                                                                            WHEN OTHERS => SampleFreqPOD_sig <= "10";
                                                                        END CASE:
BEGIN
                                                                      END PROCESS;
    altera_pll_inst : altera_pll PORT MAP (
                                                                     -- base clock selector
                => inclock,
     inclk0
                                                                     -- multiplexer output should be a global signal
     pllena
                        => '1',
                                                                    alt_mux_clock : alt_mux PORT MAP (
     areset
                        => '0',
                                                                             data0 => pll_c0,
                                                                                                         -- 400 MHz
                 => pll_c0,
-- キャプチャ用ベース・クロック (x4:400MHz)
                                                                             data1 => pll_c0_half,
                                                                                                        -- 200 MHz
     c0
                                                                                                        -- below 100 MHz
                                                                             data2 => dbase_clk_POD,
                => pll_c1,
-- システム・クロック
                                                                             data3 => dbase_clk_POD,
     c1
                                            (x4/5:80MHz)
                                                                             sel
                                                                                   => SampleFreqPOD sig,
                                                                             result => outclock);
                        => locked
     locked
                                                                    sysclock <= pll c1:
    freqdividerPOD <=
                                       -- SampleFreqPOD =
                                     "0000" ELSE -- 400M
                                                                END ;
                                      -- SampleFreqPOD =
```

を構成します.外部クロック(周波数は任意だが,ここでは80MHzのものを使用)からの入力クロックをFPGAの内部PLLに入力します.次に,周波数を400MHzにてい倍してベース・クロックとして使います.これは,Cyclone IIの内部PLLのほぼ最大出力周波数になります(FPGAの仕様上,最大周波数は402.5MHzである).

クロック分周回路はカウンタで構成しますが、400MHzで動作することは厳しいため、フリップフロップを用いて生成されたハーフ・レート・クロックを使います。分周回路からは1/4以下のクロックを生成することになり、フル・レートやハーフ・レートとともに選択可能なキャプチャ・クロック(POD_clk)として用意します。その選択回路はマルチプレクサのマクロ(LPM_MUX、Altera社)を用いて実装します。LPM_MUXを用いれば、出力のキャプチャ・クロック(POD_clk)をFPGA内部のグローバル・クロック・ネットワークに割り当てることができます。

リスト2にディジタル・キャプチャのクロック生成(clockdiv.vhd)のVHDL記述を示します. "800MHz"をベース・クロック(400MHzクロックのダブル・レート)とし,対応の周波数は"400MHz","200MHz","100MHz", "50MHz","25MHz","20MHz","10MHz","5MHz", "4MHz","2MHz","1MHz","0.8MHz","0.4MHz", "0.2MHz","0.1MHz"のようになります.

前章で説明したように, POD の論理値は DDR バッファ

によってクロック(POD_clk)の立ち上がりと立ち下がりの両エッジでキャプチャされ,それぞれのデータはクロックの立ち上がりエッジで同期出力されます.DDRバッファにより両エッジでキャプチャされたデータは1:4のDESER(deserializer)モジュールに入力され,最終的に八つの異なる位相でキャプチャしたデータが得られます.すべての出力データは,POD_qclkの立ち上がりエッジで同期します.リスト3にディジタル・キャプチャのメモリ回路のVHDL

● トリガの実装とメモリ・アクセス

記述を示します.

オシロスコープやロジック・アナライザのような計測システムにおいて,トリガは欠かせない機能です.トリガ(trigger;引き金という意味で何かを起動させること)とは,被測定信号のある条件が満たされたときに,そのタイミングの前後にある区間のデータを,メモリに取り込むことです.トリガ機能がなければ,測定器は被測定信号を適当なタイミングで指定された数量をキャプチャするだけになりますが,トリガを用いると変化に反応して意図した部分の測定を行うことができます.

ここで,オシロスコープとロジック・アナライザにおけるトリガの原理を簡単に解説し,FPGAを用いた簡易トリガの論理回路設計を行います.

リスト3 DDR ディジタル・キャプチャのメモリ回路のVHDL 記述(top.vhd から抜粋,第1章のリスト4の続き)


DDIO から両エッジでキャプチャされたデータは1:4の DESER(deserializer)モジュールに入力され,最終的に八つの異なる位相でキャプチャしたデータが得られる.すべての出力データは, POD_qclk の立ち上がりエッジで同期して八つのメモリに同時に書き込まれる.

```
(中略)
                                                                                wrclock
                                                                                          => POD_qclk,
                                                                                rdclock
                                                                                          => rclk
-- ディジタル・キャプチャのための、PLJL/Clock 回路記述
                                                                                          => DPRAMCtrlPODReg(2),
                                                                                rd aclr
                                                                               q
                                                                                          => dpram out pod(2*i+1)
                                                                      ) :
   clockdiv inst : clockdiv PORT MAP (
                                                                    pod ram2 : altera ram2p PORT MAP (
     inclock
                        => clkp(1).
     SampleFreqPOD
                       => SampleFreqPOD reg,
                                                                                          => POD IN(2*i+2),
                                                                               data
                                                                                          => DPRAM_POD_write_start,
     Outclock
                        => POD clk,
                                                                                wren
                     -- for sampling clock
                                              (x4:400MHz)
                                                                                wraddress => pod wraddress,
     Sysclock
                        => baseclock,
                                                                                rdaddress => pod_rdaddress,
                    -- for system baseclock (x4/5:80MHz)
                                                                                          => bool2bit(digon(2*i+2)),
     Locked
                        => pll1_locked
                                                                                wrclock
                                                                                         => POD_qclk,
                                                                                rdclock
                                                                                         => rclk,
                                                                                rd aclr
                                                                                          => DPRAMCtrlPODReg(2)
  -- 並列メモリ・ブロック
                                                                                          => dpram_out_pod(2*i+2)
 dpram_loop1: FOR i IN 0 TO 3 GENERATE
   pod_ram1 : altera_ram2p PORT MAP (
                                                                    END GENERATE:
              data
                         => POD_IN(2*i+1),
                                                                 (中略)
              wren
                         => DPRAM_POD_write_start,
              wraddress => pod_wraddress,
              rdaddress => pod rdaddress,
              rden
                         => bool2bit(digon(2*i+1)).
```

(1) オシロスコープの電圧レベル・トリガ

まず,オシロスコープの電圧レベル・トリガについて調べてみましょう.

電圧レベル・トリガはまず、被測定信号レベルが設定レ



リスト4 レベル・トリガのVHDL 記述(level_trig.vhd)

ノイズの影響はシュミット・トリガの原理を用いて解決できる.

異なる時刻に取得された八つのデータの最初(1番目)と最後(8番目)の値を用いて,設定値との比較を行う.ある程度マージン(threshold)をもたせて判定することで,トリガ動作を安定にすることができる.

```
********
         level_trig.vhd
                                                                                     dataa
         by Minseok Kim
                                                                                     datab
                                                                       END COMPONENT;
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
USE IEEE.std_logic_arith.ALL
USE IEEE.std_logic_UNSIGNED.all;
USE work.util_package.ALL;
                                                                     BEGIN
ENTITY level_trig IS
  PORT (
   clock
                :IN std_logic;
    reset
                :IN std logic;
                :IN std logic;
    ena
                                                                              AlB
                :IN std_logic_vector(7 downto 0);
    firstD
                                                                         );
               :IN std_logic_vector(7 downto 0);
:IN std_logic_vector(7 downto 0);
    lastD
    triglev
    threshold :IN std logic vector(7 downto 0);
    triggered :OUT std logic
END ENTITY level_trig;
ARCHITECTURE rtl OF level trig IS
  COMPONENT altera_comp_ge
      PORT
                                                                           BEGIN
               clock : IN STD_LOGIC ;
                       : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
: IN STD_LOGIC_VECTOR (7 DOWNTO 0);
               dataa
               datab
               AgeB
                       : OUT STD LOGIC
  END COMPONENT;
                                                                           END IF;
                                                                           END PROCESS;
  COMPONENT altera_comp_lt
      PORT
                                                                     END :
```

ベルに達した場合,変化の傾向が設定レベルを中心に立ち上がリスロープなのか,立ち下がリスロープなのかを判断します.ディジタル・オシロスコープの場合,その判定は取得したデータと設定レベルとの比較を行い,そのデータが設定レベルを超えるタイミングを検出することによって行います.今回は,サンプリングされた入力データ・ストリームが一つではなく,異なる時刻の八つのデータを同時に扱う仕組みになっているため,その最初(1番目)と最後(8番目)の値を用いて,設定値との比較を行うことにします.

トリガは一度掛かってしまえば,初期化されるまでラッチ(latch)されます.**図**6に設計したトリガの動作を示します.この例は,被測定信号がゆっくりとした立ち上がりスロープをもつ場合のトリガ動作です.

図6(a)は立ち上がリスロープとして検出する場合です. 判定区間内で,トリガ・レベルを中心に少し変化がありましたが,意図したように立ち上がリスロープがちゃんと検出されることが分かります.しかし,図6(b)のように,サンプリング周期が波形の変化より十分短い場合には,ノイ

```
: IN STD LOGIC ;
            clock
                   : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
                   : IN STD LOGIC VECTOR (7 DOWNTO 0);
                   : OUT STD_LOGIC
SIGNAL TRG AlB, TRG AgeB
                             :std logic;
  -- トリガ・レベルより小さい? firstD < triglev - threshold
 altera_comp_lt_sig : altera_comp_lt PORT MAP (
      clock => clock.
      dataa => firstD.
      datab => triglev - threshold, -- ノイズ・マージン
           => TRG AlB
 -- トリガ・レベルより大きい? lastD >= triglev + threshold
 altera comp ge sig : altera comp ge PORT MAP (
      clock => clock,
      dataa => lastD,
      datab => triglev + threshold, -- ノイズ・マージン
      AgeB => TRG_AgeB
  -- trigger after capturing at least one page
 PROCESS (TRG_AlB, TRG_AgeB, reset, ena)
   IF (reset = '1') THEN
     triggered <= '0';
   ELSIF (TRG_AlB = '1' AND TRG_AgeB = '1' AND
                                       ena = '1') THEN
     triggered <= '1':
```

ズなどにより誤った判定をする可能性があります.そのため,シュミット・トリガ(Schmitt trigger)の原理でもあるように,ある程度マージンをもたせて判定することで,トリガ動作を安定にすることができます.

リスト4にレベル・トリガのVHDL 記述(level_trig.vhd) を示します.

(2) ロジック・アナライザのロジック・エッジ・トリガ

ロジック・アナライザにおいても、トリガの実装は必須です.ここで、簡単なロジック・トリガ機能をFPGAを用いて実装してみましょう.

オシロスコープとは異なり,ロジックの変化を検出することになります.オシロスコープではノイズなどの影響による誤判定を避ける必要がありましたが,ロジック・アナライザでは,それもグリッチ(Glitch)のようにある程度は測定の対象になります.

トリガの動作原理は入力データ・ストリームと設定され

たディジタル・ロジック・パターンとの比較を行い,同じパターンが見つかった場合にトリガを掛けることになります。今回は,オシロスコープと同様に異なるタイミングの八つのデータを同時に扱う仕組みになっているため,便宜上,その最初(1番目)と最後(8番目)の値を用いて,設定値との比較を行うことにしました。

ロジック・パターンによりさまざまなトリガが実装できますが,ここでは,ベース・トリガとセカンド・トリガ(従属トリガ)の実装例を紹介します(**リスト**5).

(3) リング状(Ring)メモリの設計

トリガの検出により,データはメモリに取り込まれます. トリガが検出された時点の前後を観測する場合,リング状のメモリ・アドレッシングがよく使われます.この場合,メモリの動的な書き込みアドレッシングが必要になります. 取り込む区間の中央をトリガ時点にする場合は,トリガ時点のメモリ・アドレスは書き込み開始時のアドレスからメ

リスト5 ロジック・エッジ・トリガのVHDL 記述(logic_trig.vhd)

入力データ・ストリームと設定されたディジタル・ロジック・パターンとの比較を行い,同じパターンが見つかった場合にトリガを上げる.異なるタイミングの八つのデータの最初(1番目)と最後(8番目)の値を用いて設定値との比較を行う.

```
__*********
                                                                       TRG2, TRG UP2, TRG DW2 : std logic;
                                                                                               : std_logic;
        logic trig.vhd
                                                                SIGNAL
                                                                        TRG_AFTER_ONE_PAGE
                                                                                      : std_logic_vector (1 to 2);
        by Minseok Kim
                                                                SIGNAL
                                                                       TRG line
SIGNAL TRG_line2: std_logic_vector (1 to 2);
LIBRARY IEEE;
                                                              BEGIN
USE IEEE.std logic 1164.all;
PACKAGE type_package IS
 TYPE slv16ar8 IS ARRAY(1 to 8) OF std_logic_vector(15
                                                                  -- ファスト(ベース)トリガ
downto 0);
                                                                  PROCESS(clock, reset, PODTRGCond, PODTRG) IS
END type_package;
                                                                   BEGIN
                                                                   TF (reset = '1') THEN
LIBRARY IEEE:
                                                                     TRG1 <= '0':
                                                                   ELSIF (clock'event AND clock='1') then
USE IEEE.std_logic_1164.all;
USE IEEE.std_logic_arith.ALL;
                                                                        -- トリガ条件が立ち上がりエッジであり
                                                                                               そのトリガがあがった場合 OR
USE IEEE.std logic UNSIGNED.all:
                                                                        -- トリガ条件が立ち下がりエッジであり
USE work, type package, slv16ar8;
                                                                                               そのトリガがあがった場合 OR
ENTITY logic_trig IS
                                                                        -- フリーランの場合
                                                                                     (ただし,メモリは一回はフルに書いてから)
 PORT (
                                                                     IF (PODTRGCond = '0' AND TRG_UP='1') OR
   clock
              :IN std_logic;
                                                              (PODTRGCond = '1' AND TRG DW='1') OR
              :IN std_logic;
              :IN std logic;
                                                                        (PODTRG = "00000" AND TRG_AFTER_ONE_PAGE = '1')
   POD D
              :IN slv16ar8;
                                                                       TRG1 <= '1';
    PODTRG
              :IN std logic vector(4 downto 0);
                                                                     END IF;
   PODTRGCond : IN std_logic;
                                                                   END IF:
    PODTRG2
             :IN std_logic_vector(4 downto 0);
                                                                   END PROCESS;
    PODTRGCond2: IN std_logic;
                                                                   -- ヤカンド・トリガ
    triggered :OUT std logic
                                                                  {\tt PROCESS}({\tt clock, reset, PODTRGCond2, PODTRG2}) \  \  {\tt IS}
                                                                    BEGIN
END ENTITY logic trig;
                                                                   IF (reset = '1') THEN
                                                                     TRG2 <= '0';
ARCHITECTURE rtl OF logic trig IS
                                                                   ELSIF (clock'event AND clock='1') then
                                                                     IF (PODTRGCond2 = '0' AND TRG_UP2='1') OR

(PODTRGCond2 = '1' AND TRG_DW2='1') OR
  SIGNAL ADTRGReg
                       : std logic vector(1 downto 0);
                                                                        (PODTRG2 = "00000" AND TRG AFTER ONE PAGE
  SIGNAL ADTRGLevelReg : std_logic_vector(7 downto 0);
                                                                       TRG2 <= '1';
  SIGNAL TRG1, TRG_UP, TRG_DW : std_logic;
                                                                     END IF;
```

リスト5 ロジック・エッジ・トリガのVHDL 記述(logic_trig.vhd) つづき)

```
END IF;
                                                                              WHEN "00111" => TRG line2 <= POD D(1)(6)
     END PROCESS;
                                                                                                        & POD D(8)(6);
                                                                              WHEN "01000" => TRG_line2 <= POD_D(1)( 7)
    -- 総合的なトリガ
                                                                                                        & POD_D(8)(7);
   PROCESS(clock, reset) IS
                                                                              WHEN "01001" => TRG line2 <= POD D(1) ( 8)
     BEGIN
                                                                                                        & POD_D(8)(8);
     IF (reset = '1') THEN
                                                                              WHEN "01010" => TRG line2 <= POD D(1) ( 9)
     triggered <= '0';
ELSIF (clock'event AND clock='1') then</pre>
                                                                                                        & POD_D(8)(9);
                                                                              WHEN "01011" => TRG_line2 <= POD_D(1)(10)
      IF TRG1 = '1' THEN
                                                                                                        & POD D(8)(10);
                                                                              WHEN "01100" => TRG_line2 <= POD_D(1)(11)</pre>
        triggered <= TRG2:
      END IF:
                                                                                                        & POD D(8)(11):
                                                                              WHEN "01101" => TRG line2 <= POD D(1)(12)
     END IF.
     END PROCESS;
                                                                                                        & POD D(8)(12):
                                                                              WHEN "01110" => TRG line2 <= POD D(1)(13)
                                                                                                        & POD D(8)(13);
      - - トリガ・ライン・セレクタ:ここでは 1 サンプル目と 8 サンプル
                                                                              WHEN "01111" => TRG_line2 <= POD_D(1)(14)
目の状況をみて判断
                                                                                                        & POD D(8)(14);
                                                                              WHEN "10000" => TRG_line2 <= POD_D(1)(15)
                                                                                                        & POD D(8)(15);
WHEN OTHERS => TRG line2 <= "11";
                                                                      END CASE;
                   |< 1 > |< 2 > |< 3 > |< 4 > |< 5 > |< 6
                                                                    END IF;
> | < 7 > | < 8 > |
                                                                   END PROCESS:
                                                                   -- For freerun(トリガなしのフリーラン)
   PROCESS (PODTRG, POD_D, clock)
     BEGIN
                                                                   PROCESS (TRG_line, reset, ena)
       IF (clock'event AND clock='1') THEN
                                                                    BEGIN
                                                                    TF(reset = '1') THEN
       CASE PODTEG IS
              WHEN "00001" => TRG_line <= POD_D(1)( 0) &
                                                                      TRG_AFTER_ONE_PAGE <= '0';
                                                                    ELSIF (TRG line = "11" AND ena = '1' ) THEN
                                           POD D(8)(0);
              WHEN "00010" => TRG line <= POD D(1)(1) &
                                                                      TRG_AFTER_ONE_PAGE <= '1';
                                                                    END IF;
                                           POD D(8)(1);
              WHEN "00011" => TRG line <= POD D(1)(2) &
                                                                     END PROCESS:
                                           POD D(8)(2);
              WHEN "00100" => TRG line <= POD D(1)(3) &
                                                                   -- 立ち上がりエッジ・トリガ(ベース・トリガ)
                                           POD D(8)(3):
                                                                   PROCESS (TRG_line, reset, ena)
              WHEN "00101" => TRG_line <= POD_D(1)( 4) &
                                                                     BEGIN
                                           POD D(8) (4):
                                                                     IF (reset = '1') THEN
              WHEN "00110" => TRG_line <= POD_D(1)(5) &
                                                                      TRG UP <= '0';
                                                                    ELSIF (TRG line(1) = '0' AND TRG line(2) = '1' AND
                                           POD D(8) (5);
              WHEN "00111" => TRG_line <= POD_D(1)(6) &
                                                                                                        ena = '1') THEN
                                           POD D(8) (6);
                                                                      TRG_UP <= '1';
              WHEN "01000" => TRG_line <= POD_D(1)( 7) &
                                                                    END IF:
                                           POD D(8) (7);
                                                                     END PROCESS:
              WHEN "01001" => TRG_line <= POD_D(1)( 8) &
                                                                   -- 立ち下がりエッジ・トリガ(ベース・トリガ)
                                           POD D(8)(8).
              WHEN "01010" => TRG line <= POD D(1)(9) &
                                                                   PROCESS (TRG_line, reset, ena)
                                           POD D(8)(9);
                                                                    BEGIN
              WHEN "01011" => TRG line <= POD D(1)(10) &
                                                                    IF(reset = '1') THEN
                                           POD D(8)(10);
                                                                      TRG DW <= '0';
              WHEN "01100" => TRG line <= POD D(1)(11) &
                                                                    ELSIF (TRG line(1) = '1' AND TRG line(2) = '0' AND
                                           POD D(8)(11);
                                                                                                        ena = '1') THEN
              WHEN "01101" => TRG line <= POD D(1)(12) &
                                                                      TRG DW <= '1';
                                           POD D(8)(12);
                                                                     END IF;
              WHEN "01110" => TRG_line <= POD_D(1)(13) &
                                                                     END PROCESS;
                                           POD D(8)(13);
              WHEN "01111" => TRG line <= POD D(1)(14) &
                                                                   -- 立ち上がりエッジ・トリガ(セカンド・トリガ)
                                           POD_D(8)(14);
                                                                   PROCESS (TRG_line2, reset)
              WHEN "10000" => TRG line <= POD D(1)(15) &
                                                                     BEGIN
                                           POD_D(8)(15);
                                                                     IF (reset = '1') THEN
              WHEN OTHERS => TRG_line <= "11";
                                                                      TRG UP2 <= '0':
       END CASE:
                                                                    ELSIF (TRG_line2(1) = '0' AND TRG_line2(2) = '1')
     END IF:
                                                                                                                   THEN
   END PROCESS:
                                                                      TRG UP2 <= '1':
                                                                    END IF:
   PROCESS (PODTRG2, POD D, clock)
                                                                     END PROCESS:
     BEGIN
                                                                    -- 立ち下がりエッジ・トリガ(セカンド・トリガ)
       IF (clock'event AND clock='1') THEN
       CASE PODTRG2 IS
                                                                   PROCESS (TRG_line2, reset)
              WHEN "00001" => TRG line2 <= POD D(1)( 0)
                                                                    BEGIN
                                        & POD_D(8)(0);
                                                                    IF(reset = '1') THEN
              WHEN "00010" => TRG line2 <= POD D(1)(1)
                                        & POD_D(8)(1);
                                                                    ELSIF (TRG_line2(1) = '1' AND TRG_line2(2) = '0')
              WHEN "00011" => TRG_line2 <= POD_D(1)( 2)</pre>
                                                                                                                   THEN
                                                                      TRG DW2 <= '1';
                                         & POD D(8)(2);
              WHEN "00100" => TRG_line2 <= POD_D(1)( 3)
                                                                    END IF;
                                                                     END PROCESS;
                                         & POD D(8)(3);
              WHEN "00101" => TRG_line2 <= POD_D(1)(4)
                                         & POD_D(8)(4);
                                                               END :
              WHEN "00110" => TRG_line2 <= POD_D(1)( 5)
                                         & POD_D(8)(5);
```

モリ・サイズの半分だけオフセットされたアドレスになり ます.

今回の設計は,512 ワードのデュアル・ポート RAM を基本コンポーネントにしているので,トリガ時点は255 番地として動的に扱うことになります.

図7にトリガ動作によるメモリ書き込みの流れと,リング状のメモリ・アドレッシングの仕組みを示します.まず,測定データを取得する前にメモリ初期化を行い,キャプチャ開始信号を発行します.次に,メモリ制御用のFPGAの内部レジスタの書き込みイネーブルがセットされ,メモリは書き込みを開始します.そして,入力データからトリガが検出されたら,その時点から書き込みクロック周期をメモリ・サイズの半分(255)までカウント・アップしていきます.カウンタが255になれば,書き込みイネーブルをリセットさせ,書き込み動作を終了します.実際にメモリ回路は八つ並列で構成されますが(総4096ワード=512×8),すべてのメモリが同じ動作をすればよいことになります.

今回の設計は「オシロスコープ機能付きロジック・アナライザ」なので、ロジック・アナライザでの観測と同時にオシロスコープでアナログ的に観測する機能を実装してみます.そのため、A-Dコンバータの入力段にアナログ・マルチプレクサを搭載し、ロジック・アナライザのPODごとに8ビットのうち下3ビットのラインとオシロスコープのプローブをソフトウェアで選択できるようにしています.また、ロジック・アナライザのトリガに、オシロスコープ

のトリガを同期させるように実装すれば,ディジタルとアナログの同時測定が実現できます.

3. マイコンとのインターフェース設計

今回のシステムは,マイコンと FPGA の間は SPI(serial peripheral interface)方式のシリアル通信を行います.使用するマイコンは,2チャネルの SPI コントローラを内蔵していますが,そのうち1チャネルのみを SPI 通信用に,残りは GPIO(general purposed I/O)として使います. CPU と FPGA 間のデータのやり取りには,4本の SPI シリアル・インターフェースを用います.

● SPI スレーブ・コントローラ

SPI は米国 Motorola 社が提案した3線(クロック,マスタ出力データ,マスタ入力データ)シリアル通信方式であり,現在は多くのLSI に内蔵されています.

SPI コントローラは、図8のようにマスタ(master)とスレーブ(slave)として構成します。マスタはチップ・セレクト信号(nCS)を発行し、スレーブの選択を行います。そして、シリアル・クロック(SCLK)に同期してマスタ・コントローラのシフトレジスタのデータが、MSB(most significant bit)から MOSI(master-out slave-in)よりスレーブに送られ、それと同時に MISO(master-in slave-out)よりスレーブのデータを受信するといった非常に単純




図7 トリガ動作によるメモリ書き込みの流れとリング状のメモリ・アドレッシング トリガ時点を取り込む区間の中央にし、トリガ時点は255番地として動的に扱う。




図8 SPI シリアル通信方式(スレーブが1個のみの場合)

マスタはチップ・セレクト信号(nCS)を発行しスレーブの選択を行い、シリアル・クロック(SCLK)に同期してマスタ・コントローラのシフトレジスタのデータが、MSBからMOSIよりスレーブに送られ、それと同時にMISOよりスレーブのデータを受信する.

な方式です.

本システムでは, CPU がマスタ・モード(master mode) として nCS や SCLK を発行し, FPGA はスレーブ(slave) になり, CPU とのデータのやり取り(FPGA 内部レジスタ やメモリの書き込み・読み出し)を行います. FPGA の SPI スレーブ・コントローラは, 16 ビット・シフトレジスタを 制御するステート・マシン(80MHz 動作)を用いて実装しました(リスト6)

SPI コマンド形式

今回の設計では,16ビット・データのやり取りをベース

リスト6 SPI スレープ(Slave)コントローラのVHDL 記述(SPIctrl.vhd)

FPGA の SPI のスレーブ・コントローラには 16 ビット・シフトレジスタを制御するステート・マシン(80MHz 動作)が用いられる.

```
__***
                                                                             std_logic_vector(SPI_BITS_HALF-1 downto 0);
                                                                 SIGNAL burst_mode
          SPIctrl.vhd
                                                                                        : std logic:
                                                                 SIGNAL SPI SPCK BUF : std logic vector(1 downto 0);
        by Minseok Kim
************
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
                                                                  -- シリアル・クロックをレジスタする
                                                                  PROCESS (clock) IS
USE IEEE.std_logic_arith.ALL;
USE IEEE.std_logic_UNSIGNED.all;
                                                                    BEGIN
USE work.util_package.ALL;
                                                                      IF clock'event and clock = '1' THEN
                                                                        SPI_SPCK_BUF(1) <= SPI_SPCK_BUF(0);</pre>
ENTITY SPICTR1 IS
                                                                        SPI_SPCK_BUF(0) <= SPI_SPCK;</pre>
 PORT (
                                                                      END IF.
                      :IN std_logic;
   clock
                                                                    END PROCESS:
   SPI SPCK
                      :IN std_logic;
                                                                 -- SPI データ・トランスファ ステート・マシン
   SPT MOST
                      :IN std logic;
                                                                  PROCESS (clock, SPI_NPCS, bcnt) IS
   SPI NPCS
                      :IN std logic:
   SPI MISO
                     :OUT std logic:
                      :OUT std logic;
                                                                     IF clock'event and clock = '1' THEN
   rdreg noti
                     :OUT std logic;
   rdreg
                                                                      CASE spi state IS
                      :OUT std logic;
                                                                        WHEN STATE SPI IDLE =>
    wrreq
    is_SPI_state_idle :OUT std_logic;
                                                                           IF SPI_NPCS = '0' THEN
    SPI ADDR
                     :OUT std_logic_vector(7 downto 0);
                                                               -- スレーブとして選択されたら
    SPI_D_to_Mst
                     :IN std_logic_vector(15 downto 0);
                                                                             idle_state_on <= '0';
                                                                              spi_state <= STATE_SPI_CMD_SHIFT;</pre>
    SPI_D_from_Mst
                     :OUT std_logic_vector(15 downto 0)
                                                                           ELSE
END ENTITY SPIctrl;
                                                                             idle_state_on <= '1';
                                                                             spi_state
                                                                                         <= STATE_SPI_IDLE;
                                                                           END IF;
ARCHITECTURE rtl OF SPIctrl IS
                                                                           wrreq
                                                                                         <= '0';
  CONSTANT SPI BITS
                        : Integer := 16;
                                                                           rdreq_noti
                                                                                         <= '0':
                                                                                         <= '0':
  CONSTANT SPI_BITS_HALF: Integer := 8;
                                                                           rwflag
 CONSTANT RISING_EDGE : std_logic_vector := "01";
                                                                                         <= '0';
                                                                           sr load on
                                                                                         <= '0':
                                                                           rdreq
                                                                           burst mode
                                                                                         <= '0';
 SIGNAL SHIFTREG : std_logic_vector(SPI_BITS-1 downto
                               0): -- Transmit register
                                                                           SPI_ADDR_t
                                                                                         <= (OTHERS=>'0'):
  SIGNAL bcnt
                   : std_logic_vector(4 downto 0);
 TYPE SPIstate IS
                                                                        WHEN STATE_SPI_CMD_SHIFT =>
      (STATE SPI IDLE,
                                                                           IF (bcnt = "00000" ) THEN
       STATE_SPI_CMD_SHIFT,
                                                               -- シフトレジスタがフルになるまでシフト
       STATE SPI CMD LOAD FROM SR,
                                                                             spi_state <= STATE_SPI_CMD_LOAD_FROM_SR;</pre>
        STATE_SPI_DATA_LOAD_RDREQ,
                                                                           ELSE
       STATE_SPI_CMD_LOAD_FROM_SR_REG,
                                                                             spi_state <= STATE_SPI_CMD_SHIFT;</pre>
       STATE_SPI_DATA_LOAD_TO_SR,
                                                                           END IF;
       STATE_SPI_DATA_SHIFT,
       STATE_SPI_DATA_WRITE_REG,
                                                                        WHEN STATE SPI CMD LOAD FROM SR =>
       STATE_SPI_WAIT_CS_UP
                                                                           SPI_ADDR_t <= SHIFTREG(SPI_BITS_HALF-1
                                                                                                             -- アドレス
                                                                                                downto 0);
  SIGNAL spi_state : SPIstate;
                                                                           rwflag
                                                                                      <= SHIFTREG(SPI_BITS-1);
                                                                                                 -- リード・ライト・フラグ
                                                                           burst_mode <= SHIFTREG(SPI BITS-2);</pre>
  SIGNAL rwflag
                     : std logic:
                                                                                                -- バースト・モード・フラク
  SIGNAL idle_state_on, sr_load_on
                                          : std logic;
                                                                           spi_state <= STATE_SPI_DATA_LOAD_RDREQ;</pre>
  SIGNAL SPI ADDR t
```

とし,**図**9のようにパケット・フォーマットを定義しています.実際は,OSとの整合性を取るために,CPUからは8ビット・ワードの2回転送を行う(マイコンのアプリケーションにて実装)ことにしています.

コマンドの構成上, MSB はリード・ライト・フラグ, 15 ビット目は A-D コンバータのデータと POD データを1回 のコマンドでリードするためのバースト・フラグであり, 下位8 ビットからはレジスタのアドレスとなります. 表1に今回のシステムで用いた FPGA 内部レジスタの構成例と簡単な仕様を示します.

R/Wフラグ (1ビット)	バースト・リード・ フラグ (1ビット)	予備 (6ビット)	レジスタ・アドレス (8ビット)
------------------	----------------------------	--------------	---------------------

図9 SPI コマンド・フォーマット

リスト6 SPI スレープ(Slave)コントローラのVHDL 記述(SPIctrl.vhd)(つづき)

```
WHEN STATE_SPI_DATA_LOAD_RDREQ =>
                                                            END CASE
  rdreq
                                                          END IF:
              <= NOT rwflag:
               リードなら、リード・リクエストを立てる
                                                        END PROCESS:
   spi_state <= STATE_SPI_CMD_LOAD_FROM_SR_REG;</pre>
                                                     -- シフトレジスタ記述
                                                      PROCESS (SPI_SPCK_BUF, clock, idle_state_on,
WHEN STATE SPI CMD LOAD FROM SR REG =>
  SPI_ADDR_t <= SPI_ADDR_t;
                                                    sr_load_on, rwflag) IS
  rwflag <= rwflag;
rdreq <= '0';
                                                        BEGIN
   rdreq
                                                          IF clock'event AND clock = '1' THEN
  IF idle_state_on = '1' THEN
                                                              SHIFTREG <= (OTHERS=>'0'); -- load transfer
   spi_state <= STATE_SPI_DATA_LOAD_TO_SR;</pre>
                                                                     <= "10000"; -- set transfer counter
WHEN STATE_SPI_DATA_LOAD_TO_SR =
  IF rwflag = '0' THEN -- リードなら rdreq_noti <= '1';
                                                            ELSIF sr load on = '1' AND rwflag = '0' THEN
                                                                                                 -- リードなら
        -- リード・リクエスト・ノティファイアを立てる
                                                              SHIFTREG <= SPI_D_to_Mst;</pre>
                                                                        -- マスタに送るデータをシフトレジスタにロード
  END IF;
                                                                      <= "10000"; -- set transfer counter(16)
sr load on <= '0';
   spi_state <= STATE_SPI_DATA_SHIFT;</pre>
                                                            ELSIF sr load on = '1' AND rwflag = '1' THEN
WHEN STATE SPI DATA SHIFT =>
                                                                                                -- ライトなら
  IF (bcnt = "00000") THEN
                                                              SHIFTREG <= (OTHERS=>'0');
            -- シフトレジスタがフルになるまでシフト
                                                                 -- マスタからデータを受信するために,空のデータを送る
    IF rwflag = '0' THEN
                            -- リードなら
                                                                     <= "10000"; -- set transfer counter(16)
     rdreq noti <= '0';
      spi_state <= STATE_SPI_WAIT_CS_UP;</pre>
                                                            ELSIF SPI_SPCK_BUF = RISING_EDGE THEN
                          --<sup>-</sup>ライトなら
                                                              SHIFTREG <= SHIFTREG(SPI BITS-2 downto 0) &
                                                                     SPI_MOSI; -- シリアル・クロックの立ち上がり
      spi_state <= STATE_SPI_DATA_WRITE_REG;</pre>
    END IF;
                                                                                 -- エッジで同期してシフト・イン
                                                                        <= bcnt - '1';
   ELSE
    spi_state <= STATE_SPI_DATA_SHIFT;</pre>
   END IF;
                                                            ELSE
                                                              SHIFTREG <= SHIFTREG:
WHEN STATE_SPI_DATA_WRITE_REG =>
                                                              bcnt
                                                                        <= bcnt:
                    -- ライト・リクエストを立てる
   wrreq <= '1';
   spi_state <= STATE_SPI_WAIT_CS_UP;</pre>
                                                            END TF.
                                                          END IF:
WHEN STATE SPI WAIT CS UP =>
                                                        END PROCESS:
   wrrea <= '0':
   IF SPI_NPCS = '1' THEN
           -- スレーブ選択が解除されるまで待てて終了
                                                        PROCESS (SPI SPCK) IS
    IF burst_mode = '1' THEN
                                                          BEGIN
                        -- バースト転送モードなら
                                                            IF SPI SPCK'event and SPI SPCK = '0' THEN
      IF SPI_ADDR_t = X"1F" THEN
                                                            SPI_MISO <= SHIFTREG(SPI_BITS-1);
        -- アドレスがデータフレームの最後の場合に終了
                                                        シリアル・クロックの立ち下がりエッジに
        spi_state <= STATE_SPI_IDLE;</pre>
                                                     -- 同期してシフト・イン
                                                            END IF;
        SPI_ADDR_t <= SPI_ADDR_t + '1';
-- アドレス・インクリメント
                                                          END PROCESS;
                                                        SPI_D_from_Mst <= SHIFTREG;</pre>
        spi_state <= STATE_SPI_DATA_LOAD_RDREQ;</pre>
      END IF;
                                                        SPI ADDR
                                                                     <= SPI_ADDR_t;
    ELSE
                                                        is_SPI_state_idle <= idle_state_on;</pre>
      spi_state <= STATE_SPI_IDLE;</pre>
    END IF:
                                                    END .
   ELSE
    spi state <= STATE SPI WAIT CS UP;
   END IF:
WHEN OTHERS =>
   spi_state <= STATE_SPI_IDLE;</pre>
```

表1 FPGA内部レジスタの構成例

アドレス	レジスタ名	説明	アクセス	使用例(from lsb)
0x00	TestReg	テスト・レジスタ	W/R	16 ビット
0x01	SampleFreqReg	ADC サンプル・レート・レジスタ	W	4ビット
0×02	PLL_PS_Reg	PLL PS レジスタ		2ビット
			W	PLL_ZC_Reg(1)
				PLL_PS_Reg(0)
0x03	DPRAMCtrlPODReg	RAM 制御レジスタ(POD)	W/R	3 ビット(reset, wena, rena)
0x04	AD1SelReg	マルチ・プレクサ・セレクタ AD1	W	2ビット(0d ~ 3d)
0x05	AD2SelReg	マルチ・プレクサ・セレクタ A D2	W	2ビット(0d ~ 3d)
0x06	SerCtrlSelReg	シリアル・チャネル・セレクタ(PLL/ADC)	W	2 ビット(0d ~ 2d)
0x07	SampleFreqPODReg	POD サンプル・レート・レジスタ	W	4ビット
0x08	DPRAMCtrIADReg	RAM 制御レジスタ(AD)	W/R	3ビット(reset, wena, rena)
0x09	CaptureStart	キャプチャ・スタート・レジスタ	W	1ビット
0x10 ~ 0x1E(even)	AD_D_Reg(#1 #8)	現在の読み込みアドレスの AD データ	R	16 ビット
0x11 ~ 0x1F(odd)	POD_D_Reg(#1 #8)	現在の読み込みアドレスのPODデータ	R	16 ビット
	POD_TRIG_Reg	POD トリガ・レジスタ	W	16 ビット
0x30				PODTRGReg[40]
				PODTRGCondReg[5]
				PODTRGReg2[128]
				PODTRGCondReg2[13]
0x31	AD_TRIG_Reg	AD トリガ・レジスタ	w	4ビット
				ADTRGReg[10]
				AD_FreeRUN[2]
				AD_PODSync[3]
0x32	AD_TRIG_Level_Reg	AD トリガ・レベル・レジスタ	W	8ビット
0x33	Start_RD_ADDR_Reg	読み込みスタート・アドレス・レジスタ	W	16 ビット(0d ~ 4095d)
0x34 ~ 0xff	-	予約済み	-	-

W:書き込み,R:読み出し




図10 SPI コマンド・モード(レジスタ書き込み/読み出し)

2バイトのコマンド(アドレス)と2バイトのデータの4バイト構成.

データ転送モード

データ転送モードは,FPGAの内部レジスタの読み書きを行うためのコマンド・モードと,A-D変換データやPODデータのバースト転送を行うためのバースト・モードを定義しています.

コマンド・モードは、図10のように2バイトのコマンド(アドレス)と2バイトのデータで4バイト構成になります. バースト・モードはバースト・モード・フラグを立てて、AD_D_Reg(チャネル1)の1番目のアドレスにアクセスします.すると、FPGAは自動的にアドレスをインクリメントし、メモリのデータを連続して転送します. バースト・フレームは,以下のように32バイト構成とし,その転送タイミング・チャートは**図**11のようになります.

バースト・フレーム :{ AD2 · AD1 · POD2 · POD1 } の4バイト×八つのメモリ・アクセス

4. FPGAの実装結果

今回設計した LVDS 差動インターフェースの SerDes と DDR データ・キャプチャ回路を, Quartus II でコンパイル




図11 SPIバースト・モード(AD とPOD データの4チャネル分を連続して読み出し)

バースト・モードで AD_D Reg(チャネル1)の 1番目のデータを読み出す際,FPGA は自動的にアドレスのインクリメントを行い,メモリのデータを連続に転送する.バースト・フレームは32 バイトで構成される.




図12 FPGA の実装結果(Quartus II Web Edition バージョン6.1)

Quartus II のコンパイル・レポート. 論理プロックとメモリの使用量はそれぞれ30 %と80 %程度. PLL はLVDS SerDes 用として1個, 内部クロック管理用として1個使用.

した FPGA の実装結果を,**図**12に示します.論理ブロックとメモリの使用量はそれぞれ30%,80%程度になっています.

PLLはLVDS SerDes用として1個,内部クロック・マネジメント用として1個使用します.今回紹介した「オシロスコープ機能付きロジック・アナライザ」の設計例から,低コストFPGAで提供される機能を十分に活用すれば,簡単な測定器まで実現できることが分かります.

今回は掲載できませんでしたが,リアルタイムOSを搭載し,GUIを開発するところまでを,機会があれば紹介したいと思います.

Minseok Kim (株)プレインズ

Design Wave Magazine 2007 April